サトウ トモアキ
  佐藤 友暁   経済学部 経営情報学科   教授
■ 標題
  A Connection Block Implemented in the RTL Design for Delay Time Equalization of Wave-Pipelining
■ 概要
  
   共著   Journal of Systemics, Cybernetics and Informatics   pp.49-54   2016/04