教員情報 - 佐藤　友暁 | 北星学園大学

（最終更新日 : 2025-05-14 17:54:25）

サトウ　トモアキ SATO,Tomoaki
佐藤　友暁

所属北星学園大学経済学部経営情報学科

職種教授

メールアドレス

ホームページ
http://www.ipc.hokusei.ac.jp/~z00738/

現在の研究分野
計算機アーキテクチャ，組み込み機器, 無線LANシステム, ネットワークセキュリティ，情報セキュリティキーワード(情報セキュリティ，組み込み機器，計算機アーキテクチャ)

著書・論文等
1.	2025/05/09	論文	Evaluation of Multi-Bit Input Logic Blocks in RTL-Designed FPGA Architecture: A Framework for FPGA and ASIC Integration Proc. of iEECON 2025,1-6頁 (共著)
2.	2025/02/19	論文	Amplitude stabilization of frequency-tunable biquad digital oscillator using zero-input response analysis Proc. of SPIE 13518,135180F -1-135180F -10頁 (共著)
3.	2025/02/19	論文	Application-optimized FPGAs design using RTL-designed FPGAs architectures Proc. of SPIE 13518,135180Q-1-135180Q-8頁 (共著)
4.	2025/02/19	論文	CAD development and routing analysis for RTL-designed FPGAs Proc. of SPIE 13518,135180U-1-135180U-10頁 (共著)
5.	2024/03/06	論文	Optimal Number of Wires for Circuits on RTL-Designed FPGAs,P03714.1-P03714.4頁 (共著)
全件表示（182件）

科研費等研究課題
1.	2004/04 ～ 2007/03	再構成可能なハードウェアによるパケット解析機能を有するホストベースIDSの開発若手研究（Ｂ）
2.	2007/04 ～ 2009/03	高検知精度アノマリ分析機能を有する高速・低消費電力動作ホストベースIPSの開発若手研究(B)
3.	2009/04 ～ 2011/03	高速低電力動作再構成可能ロジックを有する高精度ホストベースIPSプロセッサの開発若手研究(B)
4.	2011/04 ～ 2014/03	多重化データバスを有する再構成可能なホストベースＩＰＳプロセッサチップの開発若手研究（Ｂ）
5.	2013/04 ～ 2017/03	配線による遅延調整手法を用いたホストベースＩＰＳプロセッサの開発と検知回路最適化基盤研究(C)
全件表示（8件）

学歴
1.	1992/04～1996/03	弘前大学理学部情報科学科卒業学士（理学） (計算機システム)
2.	1996/04～1998/03	弘前大学大学院理学研究科情報科学専攻修士修了修士（理学） (計算機システム)
3.	1998/04～2001/03	東北大学大学院工学研究科機械知能工学専攻博士修了博士（工学）

職歴
1.	2001/04 ～ 2005/03	札幌学院大学社会情報学部専任講師
2.	2005/04 ～ 2017/03	弘前大学総合情報処理センター准教授・助教授
3.	2012/04 ～ 2015/03	放送大学　青森学習センター客員准教授
4.	2017/04/01 ～	北星学園大学経済学部経営情報学科教授