(最終更新日:2020-03-29 01:02:31)
  サトウ トモアキ   SATO,Tomoaki
  佐藤 友暁
   所属   北星学園大学  経済学部 経営情報学科
   職種   教授
■ メールアドレス
  kyoin_mail
■ ホームページ
   http://www.ipc.hokusei.ac.jp/~z00738/
■ 現在の研究分野
計算機アーキテクチャ,組み込み機器, 無線LANシステム, ネットワークセキュリティ,情報セキュリティ (キーワード:情報セキュリティ,組み込み機器,計算機アーキテクチャ) 
■ 著書・論文等
1. 2017/08 論文  A Circuit Design for IEEE 802.11ac by ASIC-FPGA Co-Design Proc. of ISMAC 2017 pp.89-92 (共著) 
2. 2017/05 論文  RCA on FPGAs Designed by the RTL Design Methodology and Wave-Pipelined Operation ECTI Transactions CIT 11(1),pp.11-20 (共著) 
3. 2016/04 論文  A Connection Block Implemented in the RTL Design for Delay Time Equalization of Wave-Pipelining Journal of Systemics, Cybernetics and Informatics 14(1),pp.49-54 (共著) 
4. 2017/03 論文  Throughput of a Firewall Unit on FPGAs developed by the RTL Design Methodology Proc. of iEECON 2017 2(1),pp.423-426 (共著) 
5. 2016/10 論文  An FPGA Architecture for ASIC-FPGA Co-Design to Streamline Processing of IDSs Proc. of CTS 2016 pp.412-417 (共著) 
全件表示(174件)
■ 科研費等研究課題
1. 2004/04~2007/03  再構成可能なハードウェアによるパケット解析機能を有するホストベースIDSの開発 若手研究(B) 
2. 2007/04~2009/03  高検知精度アノマリ分析機能を有する高速・低消費電力動作ホストベースIPSの開発 若手研究(B) 
3. 2009/04~2011/03  高速低電力動作再構成可能ロジックを有する高精度ホストベースIPSプロセッサの開発 若手研究(B) 
4. 2011/04~2014/03  多重化データバスを有する再構成可能なホストベースIPSプロセッサチップの開発 若手研究(B) 
5. 2013/04~2017/03  配線による遅延調整手法を用いたホストベースIPSプロセッサの開発と検知回路最適化 基盤研究(C) 
全件表示(7件)
■ 学歴
1. 1992/04~1996/03 弘前大学 理学部 情報科学科 卒業 学士(理学)
2. 1996/04~1998/03 弘前大学 大学院理学研究科 情報科学専攻 修士課程修了 修士(理学)
3. 1998/04~2001/03 東北大学 大学院工学研究科 機械知能工学専攻 博士課程修了 博士(工学)
■ 職歴
1. 2001/04~2005/03 札幌学院大学 社会情報学部 専任講師
2. 2005/04~2017/03 弘前大学 総合情報処理センター 准教授・助教授
3. 2012/04~2015/03 放送大学 青森学習センター 客員准教授
4. 2017/04~ 北星学園大学 経済学部 経営情報学科 教授